

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-165347

(43)Date of publication of application: 30.09.1983

(51)Int.CI.

H01L 21/88

H01L 21/82 H01L 27/04

(21)Application number : 57-048551

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

26.03.1982


(72)Inventor: NAKASE MAKOTO


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE


(57)Abstract:

PURPOSE: To melt down a metal layer by low power laser lights by a method wherein a metallic layer is formed making a part of its surface black colored with high light absorption factor so that a wiring of integrated circuit may be cut down as necessary.

CONSTITUTION: The impurity regions 52, 53 as wiring with high concentration are separately formed on the internal surface of a semiconductor substrate 51. Firstly, for example, Mo layer 56 is evaporated to make a part of the surface of Al layer 55 black colored. Secondly the surface of the layer 56 is etched to make the processed metallic surface black colored remarkably deteriorating the reflecting power of any incoming laser lights. Thirdly a wiring with region to be cut down and a passivation film is formed. Then laser lights 57 are irradiated to melt down the laminated structure of layers 56 and 55.







LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19) 日本国特許庁 (JP)

⑩特許出願公開

⑩ 公開特許公報 (A)

昭58-165347

5)Int. Cl.3

識別記号

厅内整理番号

. 匈公開 昭和58年(1983) 9 月30日

H 01 L 21/88 21/82 27/04 6810-5 F 6655-5 F 8122-5 F

発明の数 1 審査請求 未請求

(全4頁)

図半導体装置の製造方法

②特

願 昭57-48551

@出

額 昭57(1982)3月26日

⑩発 明 者 中瀬真

川崎市幸区堀川町72番地東京芝 浦電気株式会社堀川町工場内

川崎市幸区堀川町72番地

⑪出 願 人 東京芝浦電気株式会社

四代 理 人 弁理士 鈴江武彦

外2名

99 #E 1

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲:

(2) 前記金属層はアルミニウム層上にモリナテン層を形成した積層構造である特許請求の範囲第1項記載の半導体装置の製造方法。

- (3) 前配金属層はその表面に柱状結晶を持つ金崩膜を被着し、との柱状結晶金属膜の表面をエッチングしたものである特許請求の範囲第1項記載の半導体装置の製造方法。
- (4) 前記柱状結晶金属膜の被着は基板を加熱 して行うことを特徴とする特許請求の範囲第3 項記載の半導体装置の製造方法。
 - (5) 前記金属層はモリプアンシリサイド層で

ある特許請求の範囲第1項記載の半導体装置の 製造方法。

- (6) 前配金属層の新線はレーザ光さたは電子線を照射することを特徴とする特徴請求の範囲 第1項配載の半導体装置の製造方法。
- (7) 前記金属層は不良時に冗長回路を作動させる回路の製造に用いることを特徴とする特許 間求の範囲第1項記載の半導体装置の製造方法。
- 3.発明の詳細な説明 /

〔発明の技術分野〕

・本発明は半導体装置の製造方法に係り、特に 集機国路の配ೆ を部分的に断線状態にする手段 に適用して好道な製造方法に関する。

(発明の技術的背景とその問題点)

... 超 LBI 、たとえば半導体メモリの高密度化、 大規模化に作ない、そのメモリ容量も64kピットもあいは256kピットとなり、必然的に 歩留りが悪くなる。作に、1ピットの不良事故 でも煮子として不良となり、歩留りを着るしく 強くしている。このような部分的不良を数所す る手段として、冗長(Redundancy) 回路を組 込んで歩留りを向上させる手段は公知である。

とのよりな冗長回路は、たとえば第4 図乃至 第3図のように構成されている。ナなわち、第 1 凶は冗長ピット付き半導体メモリの回路構成 図を示するので、桜槙に走るワード線、ピット 盤の各交点に多数のメモリセルを接続したメモ リセル群1を設け、とのメモリセル群1Kその ワード最適択用のアコーダスを接続するととも に、ピット慈選択用のデコーダ3を接続し、と れらテコーメる。まにそれぞれアドレス信号を 供給して所望するメモリセルを選択する構成に なっている。とのような回路構成に不良確率の 比較的多い個所、たとえばメモリセル群1かよ びアコーメ2、3に冗長回路4,5をそれぞれ 接続し、不良個所がある素子について断線工程 を経て対策するものである。すなわち、ワード 線選択用デコータるにアドレス信号 A 。 ・ A 1 ・ A z ~ A_n を供給し、とのアドレス信号の組合 せで多数のワード級中の任意の1つを選択する。

ンジスタまる,ま1のゲードに入力すると、ト ランジスタまるが導通状態となり、ゲート制御 銀ままが高レベルに充電され、次いでアドレス 信号A。 Ai…が入力され、選択されるとト ランジスメミタ。まりは不導通状態で、ゲート 制御譲る2は高レベルを維持する。逆に、非遇 択時はトランジスタます。までが導通状態とな 「り、非選択ワード線のゲート制御線よるは低レ せんとなる。との電位により下ランジスタ36 が導通状態となり、ワード顔ままは高レベルと .なる。とのような集積回路において、ワード線 22に不良ピットが有ると、それが選択された 場合エラーを超すので選択を禁止しなければな ちない。との場合、ゲード制御譲するを低レイ ルにする。との低レベルにする例として、切断 部33を形成するととによりこの切断部33を 切断すれば良い。との切断により、トランシス タ28の経路でゲート制御線32が高レベルK 設定されなくなる。さらに、トランジズタ11 により選択されたとき、ゲート制御報ままがフ また、ピット線選択用デコーダ 3 にも同様にア ドレス個号を供給し、所望するメモリセルを選 択する。との場合、たとえばあるワード線に不 負債所がある場合は当該ワード線は使用せず、 代りに冗長メモリセル 3 を使用するように接続 すれば、菓子として所望の特性の半導体メモリ を得るととができる。

ローティングとなり、観動作を进けるように動作する。 すなわち、リセット信号のトランジスメミュへの入力により導通し、プリティージ時にゲート制御譲るよは接地電位となり、ワード接通択動作時に高レベルになることはない。

(発明の目的)

/

本発明は上記事情に鑑みてなされたもので、 その目的とするところは、熔断する金異層のレ ーザ反射係数を小さくし、低パワーのレーザ光 などによる焙断工程でも容易に熔断できる半導

Am 電子ピーム蒸着により形成する。次に、第 4凶(B)に示すように、アルミニューム層 5 5 0 少なくとも表面の一部が黒色となるように次の ような製造工程を行う。すなわち、たとえばて ルミニューム層 8 8 の表面にモリナデン層 8 8 を厚さ約1500%電子ピーム蒸漕により形成す る。との工程における形成条件は、半導体基板 8 1 をたとえば 200℃以上に加熱して行う。次に、 とのモリナテン層 5 5 の表面に対しエッテング 処 思、たとえばプラズマエッテング処理を行う。 すなわち、 CF4 ガス6 0∝/分、02 6 0 ∞/分、圧力 0.05トルの雰囲気で 4.0秒間のプラスマエッ ナンタを行り。とのプラズマエッテング処理し た金眞層の表面は無色となり、レーザ光の入射 に対して反射率を着るしく低下させることがで きる。との黒化のメカニズムは、モリプアン層 8 6 の蒸着時に基板 8 」を加熱するととにより、 モリプアンが柱状始晶状に成長し、その後のエ ッチング工程で柱状の粒界にそってエッテング が進行するため、金属層の表面があれるととK

体装置の製造方法を提供するととだある。 【発明の数要】

本発明は、集積回路の配線を必要に応じて切断可能とするため、当該部分に少なくとも表面の一部が光吸収率の高い無色となる金属層を形成することにより、この金属層を低パワーのレーザ光により容易に溶断できるようにしたものである。

(発明の実施例)

なか、前配実施例では、第1回かよび第2回のような冗長回路を設けて、一部不良個所の発生した集積回路数殊手段に適用した場合について説明したが、集積回路の製造工程で切断工程を要する場合や製造後にかいても同様に適用でまる。

また、前配突施例では、焙断の手段としてレ ーサ光を照射した例について説明したが、電子 線、熱線の照射などいずれでもよい。また、前

持開昭58-165347(4)

記実施例では、金属層としてアルミニウム層上にモリアデン層を被着した例について説明したが、 MOSi など他の金属層により形成してもよい。さらに、前記実施例では、金属層の黒化工程にかけるエッテング工程をプラズマエッテングを用いた例について説明したが、プラズマエッテングに殴らず、ケミカルドライエッテング (COE) でもイオンエッチングなど何れのエッテング手段でもよい。


以上説明したように本発明によれば、経断する金属層の少なくとも表面の一部を光吸収率の高い無色とするようにしたので、レーザ光の服制でも非常に光反射率が小ざくなり、低パワーのレーザ光でも弱に熔断できる半導体装置の製造方法を提供できる。


4. 図面の簡単な説明

第1 図は関知の冗長回路を有する半導体メモリを説明するための回路構成図、第2図は第1図の一ワード融通択回路の不良ビットを救済するための具体的回路結綴図、第3図は第2図に

かける切断部の従来の製造方法を説明するための 造断面図、第4図ω~(C)は本発明の一実施例を工程順に説明するための構造断面図である。
51…シリコン基板、52・53…配線、
54…8102 膜、55…アルミニウム層、56…モリプデン層、67…レーザ光。

出領人代連人 弁理士 鈴 江 武 彦





(A)